


ولع ولع ولع



INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA



茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日:西元 2001 年 05 月 02 日

Application Date

申 請 案 號: 090110468

Application No.

申 請 人: 矽品精密工業股份有限公司

Applicant(s)

局 長

Director General



發文日期: 西元 <u>2001</u> 年 <u>11</u> 月 <u>8</u>日

Issue Date

發文字號: 09011017135

Serial No.



申請	日期	
案	號	90110468
類	别	

A4 C4

(以上各欄由本局填註)

( <i>)</i>		7本局填註)
	Ž,	發明 專利說明書
一、發明 一、新型 新型	中文	半導體封裝裝置及其製法
	英 文	
! 	姓 名	
		2. 羅晚餘 3. 吳集銓
二、發明人	函 籍	中華民國
一 創作	住、居所	1. 台中縣大甲鎮信義路 98 號
		2. 台北市信義區莊敬路 289 巷 5 弄 2 號 3. 台中市北屯區大德里平德路 82 巷 33 弄 1 號
		矽品精密工業股份有限公司
	( 20 147 )	
	國 籍	中華民國
三、申請人·	住、居所 (事務所)	台中縣潭子鄉大豐路三段 123 號
	代表人姓 名	林文伯

經濟部智慧財產局員工消費合作社印製

訂

線

)

# 四、中文發明摘要(發明之名稱: 半導體封裝裝置及其製法

英文發明摘要(發明之名稱:

)

經濟部智慧財產局員工消費合作社印製



### 四、中文發明摘要(發明之名稱:

表面上;多數銲線,用以連接該半導體晶片與該等內導腳,以使該晶片與該導線架電性連接;以及一蓋件,用以覆蓋該收納空間之開口。由於各該導腳中間部形成有由兩側向外突出之凸部,而減少各該中間部間之間隙,使在進行封膠作業時得減緩封裝樹脂之流速,故得縮小該樹脂可能溢膠於導腳上之面積及機率,以確保產品品質,同時,改善導線架之設計並不增加其尺寸,且不增加製造作業,使得簡化製程,故降低生產成本。

英文發明摘要(發明之名稱:

The second of the second

# 五、發明說明(1)

#### [發明領域]

本發明係有關一種半導體封裝裝置及其製法,尤指一種具有改良結構之導線架之半導體封裝裝置及其製法。 [技術背景]

随著電子產品之技術的發展,電子產品中所使用的半導體封裝裝置之信賴度要求越趨嚴格。

習知技術中,例如美國專利第 5,637,273 號專利案揭示一種半導體封裝裝置之製法,其係使用無柵條式導線架,於封膠模壓之製程中,模具與導線架設置有防止封膠樹脂溢出該模具之裝置,該溢膠防止裝置可包含黏置於多

裝

11

# 五、發明說明(<sup>2</sup>)

數導腳上的膠帶、形成於各該等導腳上之每一個導腳與缺 口上所設置的擴大區域面積,該溢膠防止裝置可包含形成 於該模具之一的導腳壓製架上的突出部。而該專利案所揭 示之半導體封裝裝置之製法,係包括步驟: a)設置一包含 內 導 腳 與 外 導 腳 之 無 栅 條 式 導 線 架 , 其 具 有 在 內 導 腳 延 伸 至導線架上之封裝膠體外之位置處形成有於各內導腳上之 擴大區域; b)接置一半導體晶片於該導線架上; c)以多數 銲 線 連 接 該 晶 片 至 該 導 線 架 之 內 導 腳 ; d) 設 置 一 底 模 具 與 一頂模具,該等模具含有多數周圍表面並形成有模穴,其 中至少一該等周圍表面包含複數個相間隔的突出部; e)在 對應該等周圍表面之位置處於該等擴大區域之至少一頂面 與底面上黏貼膠帶,其係在進行模壓作業時用以減少樹脂 的流失及用以將該等內導腳結合在一起; f)在該等模具間 置放該無柵條式導線架,其厚度實質上與在該等周圍表面 上之該等突出部之高度相等,同時,各外導腳寬度實質上 與相鄰的該等突出部間的間距相等,及其厚度實質上與該 等 突 出 部 之 高 度 相 等 ; g) 齧 合 該 等 模 具 , 使 該 等 突 出 部 與 每二個相鄰的外導腳架間之間隔密合,以防止封裝樹脂從 模穴中溢出;以及 h)將封裝樹脂注入模穴中,如此即可 實質上防止該封裝樹脂溢出該等模具外。

上述方法,雖可防止溢膠情形發生,但封裝製程上,其晶片、銲線與導線架間之接設係在該封裝膠體形成之前,故容易影響到晶片、銲線與導線架間的電性偶合品質;且該方法在製程上亦較繁瑣及費時,造成製造成本增加及

2

# 五、發明說明(<sup>3</sup>)

生產力降低之缺點。

因此,可了解到目前急需發展更簡易製程與成本低、生產力高之有效防止或減少模塑封裝膠體溢膠的方法。故本案發明人乃致力研究一種不同於已知方法製程之能夠減少導線架上溢膠情形之方法與封裝裝置。

#### [發明概述]

本發明之目的在提供一種半導體封裝裝置及其製法,係利用改善導線架之設計,使減少導線架上各導腳於作業的腳外導腳間之部分彼此之間的間隙,而使在封膠條件對應,並得縮小可允許該樹脂之流速,並得縮小可允許該樹脂之流速,並得縮上之可能性,而能確保導線架上供接置銲線之導腳面積以及黏晶及打線作業之品質等線架上供接置銲線之導腳面積以及黏晶及打線作業之品質等線架可維持產品之信賴度,同時,改變導線架之設計並不效如其尺寸,且不須增加額外製造作業,使得簡化製程,故得降低生產成本。

## 五、發明說明(4)

以下列舉實施例以進一步詳細說明本發明,但本發明並不受此等實施例所限制。

## [圖式簡要說明]

第 1A 圖至第 1D 圖係本發明半導體封裝裝置之第一實施例之製造過程示意圖;

## 五、發明說明(5)

第2圖顯示部分本發明半導體封裝裝置之第一實施例之上視圖;

第 3 圖係本發明半導體封裝裝置之第二實施例剖視圖;以及

第 4 圖係本發明半導體封裝裝置之第三實施例剖視圖。

## [元件符號說明]

1	半導體封裝裝置	10	導線 架
10A	第一表面	10B	第二表面
11	晶片座	12	導 腳
120	內導腳	121	外 導 腳
122	中間部	123	凸 部
130	周隔	131	間隔
132	間隙	14	封裝膠體
15	收納空間	150	開口
16	半導體晶片	17	銲 線
18	蓋件	2	半導體封裝裝置
20	導 線 架	20 A	第一表面
20B	第二表面	21	第一膠帶
22	晶片座	23	導 腳
230	內導腳	231	中間部
24	周隔	3	半導體封裝裝置
30	第一膠帶	3 1	導線 架
31A	第一表面	31B	第二表面

制化

經

五、發明說明(6)

32 銲線

33 第二膠帶

34 導腳

340 內導腳

341 中間部

35 晶片座

36 間隔

[發明詳細說明]

### 第一實施例

如第 1D 及 2 圖所示,本發明第一實施例之半導體封 装装置 1,係包括一導線架 10,其具有第一表面 10A 及 第二表面 10B,且其中一晶片座 11 與多數導腳 12 構成, 並該等導腳 12 以一適當距離之間隔 130 圍繞該晶片座 11 而設置,同時,各該導腳 12 由內導腳 120、外導腳 121 以及位於該內導腳 120 與該外導腳 121 間之中間部 122 構 成,且各該導腳 12 間以一適當距離之間隔 131 彼此排列, 又各該中間部 122 兩側形成有向外突出之凸部 123,以使 各該中間部 122 之間以一小於該各導腳 12 間之間隔 131 距離之間隙 132 彼此間隔排列;一封裝膠體 14,用以包 覆該導線架 10 第一表面 10A 上該等導腳 12 之中間部 122 及該導線架 10 之第二表面 10B,使於該第一表面 10A 上 形成一收納空間 15 足以收納該晶片座 11 及該等內導腳 120 於其內並供植晶之用;一半導體晶片 16,接置於該晶 片座 11 上,以使該晶片 16 為該晶片座 11 承載於該導線 架 10 之第一表面 10A上;多數銲線 17,用以連接該半導 體晶片 16 與該等內導腳 120,以使該晶片 16 與該導線架 10 電性連接;以及一蓋件 18(未示於第 2 圖),用以覆蓋

and the second of the second of the second



該收納空間 15 之開口 150。

前揭半導體封裝裝置 1 之製法,係包括下列步驟。首 先,

提供具有第一表面 10A 及第二表面 10B 之導線架 10,如第 1A 圖所示,其係由一晶片座 11 與多數導腳 12 構成,並該等導腳 12 以一適當距離之間隔 130 圍繞該晶片座 11 而設置(如第 2 圖所示,然第 2 圖僅顯示部分該等導腳 12 支裝置);同時,各該導腳 12 由內導腳 120、外導腳 121以及位於該內導腳 120 與該外導腳 121間之中間部 122構成,且各該導腳 12 間以一適當距離之間隔 131 彼此平行排列(如第 2 圖所示);又各該中間部 122 兩側形成有向外突出之凸部 123,該等凸部 123 可為梯形形狀(如圖示)等,以使各該中間部 122 之間以一小於該各導腳 12 間之間隔 131 距離之間隙 132 彼此間隔平行排列,並該間隙 132 為等於或小於 0.15 毫米,以 0.10 毫米為較佳。

接著如第 1B 圖所示,進行封膠及模壓作業,以習知模具(未圖示)及習知封裝樹脂如環氧樹脂等形成封裝膠體 14,使得包覆該線架 10 第一表面 10A 上該等導腳 12 之中間部 122 及該導線架 10 之第二表面 10B,並以該封裝膠體 14 於該導線架 10 第一表面 10A 上之部分與該導線架 10 形成一收納空間 15,使該該收納空間 15 足以收納該晶片座 11 及該等內導腳 120 於其內並得供以植晶。

然後,進行植晶作業,如第 1C 圖所示,以習知方法接置一半導體晶片 16 於該導線架 10 之晶片座 11 上,以

# 五、發明說明(8)

使該晶片 16 為該晶片座 11 承載於該導線架 10 之第一表 (面 10A 上;再以多數銲線 17(如金線)以習知方法連接該半導體晶片 16 上之銲墊(未圖示)至該等內導腳 120,以使該晶片 16 與該導線架 10 電性連接。

最後,如第 1D 圖所示,以一可為透明或不透明材料製成之蓋件 18 覆蓋該由該封裝膠體 14 與該導線架 10 形成於該導線架 10 之第一表面 10A 上之收納空間 15 之開口 150,即可獲得如第 1D 圖所示之半導體封裝裝置。

第二實施例

## 五、發明說明(9)

如第 3 圖所示,本發明第二實施例半導體封裝裝置 2 之製法與第一實施例所揭示者大致相同,其不同處在於進行封膠及模壓作業之步驟實施前,先在導線架 20 之第二表面 20B 上黏貼第一膠帶 21,該膠帶 21 為絕緣膠帶,使其覆蓋該導線架 20 之晶片座 22 與多數導腳 23 間之間隔(未圖示)及該等導腳 23 之中間部 231 間之間隙(未圖示),以避免於進行對膠作業時封裝樹脂從該導線架 20 之第二表面 20B 通過該等間隔及間隙而溢膠於該導線架 20 之第一表面 20A上,且黏貼膠帶並不增加製程之困難性,以其配合利用縮小該等中間部 231 間之間隙之導線架設計,故得以進一步增進溢膠防止之功效,使得確保半導體封裝產品之生產品質,而不會增加生產成本。

## 第三實施例

如第 4 圖所示,本發明第三實施例半導體封裝裝置 3 之製法與第二實施例所揭示者大致相同,其不同處在於進行封膠及模壓作業之步驟實施前,於黏貼第一膠帶 30 於如第二實施例所規範之位置後,再於導線架 31 之第一表面 31A 上不會影響多數銲線 32 佈局之位置處黏貼第二膠帶 33,該膠帶 33 為絕緣膠帶,使其覆蓋多數導腳 34 之內導腳 340 之間隔(未圖示)及該等導腳 34 之中間部 341間之間隙(未圖示),故於該導線架 31 之第一表面 31A 及第二表面 31B 上之封裝樹脂可能產生溢膠之區域,如該等導腳 34 與該導線架 31 之晶片座 35 間之間隔 36、該等

# 五、發明說明(10)

內導腳 340 間之間隔及該等導腳 34 之中間部 341 間之間隙,皆以膠帶 30、33 覆蓋,再配合具有較小該等中間部 341 間之間隙設計之導線架 31,故得以更進一步防止溢膠情形產生,以提升產品生產作業之品質,同時,黏貼膠帶不增加製程之繁複性,進而達到防止溢膠且不增加生產成本之目的。

上述實例僅為詳細說明本發明揭示之半導體封裝裝置及其製程特徵,並不因此限制本發明之應用領域,且任何未偏離本發明之精神與原理下所完成之一切等效改變或修飾,均由本發明之申請專利範圍所涵蓋。

16034

1. 一種半導體封裝裝置,係包括:

一導線架,其具有第一表面及第二表面,且其由 一晶片座與多數導腳構成,並令該等導腳以一適當距 離之間隔圍繞該晶片座而設置,同時,各該導腳由內 導腳、外導腳以及位於該內導腳與該外導腳間之中間 部構成,且各該導腳間以一適當距離之間隔彼此排列, 又各該中間部兩側形成有向外突出之凸部,以使各該 中間部之間以一小於該各導腳間之間隔距離之間隙彼 此間隔排列;

一封裝膠體,用以包覆該導線架第一表面上該等 導腳之中間部及該導線架之第二表面,使於該第一表 面上形成一收納空間足以收納該晶片座及該等內導腳 並供植晶;

一半導體晶片,接置於該晶片座上,以使該晶片 承載於該導線架之第一表面上;

多數銲線,用以連接該半導體晶片與該等內導腳, 以使該晶片與該導線架電性連接;以及

- 一蓋件,用以覆蓋該收納空間之開口。
- 2. 如申請專利範圍第1項之半導體封裝裝置,其中,該等導腳中間部之凸部呈梯形形狀。
- 3. 如申請專利範圍第 1 項之半導體封裝裝置,其中,各該 導腳中間部間之間隙為等於或小於 0.15 毫米。
- 4 如申請專利範圍第 1 項之半導體封裝裝置,其中,各該 導腳中間部間之間隙為 0.10 毫米。

- 5. 如申請專利範圍第1項之半導體封裝裝置,其中,該等 銲線係為金線。
- 6. 如申請專利範圍第1項之半導體封裝裝置,其中,該蓋件係以一透明或不透明材料製成者。
- 7. 如申請專利範圍第 1 項之半導體封裝裝置,其中,在該 導線架第二表面上黏貼第一膠帶以覆蓋該晶片座與該等 導腳間之間隔、該等內導腳間之間隔及該等導腳中間部 間之間隙。
- 8. 如申請專利範圍第1項之半導體封裝裝置,其中,在該導線架第一表面上不會影響該等銲線佈局之位置處黏貼第二膠帶以覆蓋該等內導腳間之間隔及該等導腳中間部間之間隙,同時黏貼如申請專利範圍第7項定義之第一膠帶於其規範位置處。
- 如申請專利範圍第7或8項之半導體封裝裝置,其中, 該等膠帶係為絕緣膠帶。
- 10.一種半導體封裝裝置之製法,係包括下列步驟:

提供一導線架,其具有第一表面及第二表面,且其由一晶片座與多數導腳構成,並該等導腳以一適當距離之間隔圍繞該晶片座而設置,同時,各該導腳由內導腳外導腳以及位於該內導腳與該外導腳間之中間部構成,且各該導腳間以一適當距離之間隔彼此排列,又各該中間部兩側形成有向外突出之凸部,以使各該中間部之間隔形成有向外突出之凸部,以使各該中間部之間隔近十次該各導腳間之間隔距離之間隙彼此間隔排列;

進行封膠及模壓作業,使封裝膠體得包覆該導線架第一

表面上該等導腳之中間部及該導線架之第二表面,使於該第一表面上形成一收納空間足以收納該晶片座及該等內導腳並供植晶;

於該晶片座上接置一半導體晶片,以使該晶片為該 晶片座承載於該導線架之第一表面上;


以多數銲線連接該半導體晶片與該等內導腳,以使 該晶片與該導線架電性連接;以及

以一蓋件覆蓋該收納空間之開口。


- 11.如申請專利範圍第 10 項之製法,其中,該等導腳中間部之凸部呈梯形形狀。
- 12.如申請專利範圍第 10 項之製法,其中,各該導腳中間部間之間隙為等於或小於 0.15 毫米。
- 13.如申請專利範圍第10項之製法,其中,各該導腳中間部間之間隙為0.10毫米。
- 14.如申請專利範圍第 10 項之製法,其中,該等銲線係為金線。
- 15.如申請專利範圍第10項之製法,其中,該蓋件係以一透明或不透明材料製成者。
- 16.如申請專利範圍第10項之製法,其於進行封膠及模壓作業之步驟實施前,在該導線架第二表面上黏貼第一膠帶以覆蓋該晶片座與該等導腳間之間隔、該等內導腳間之間隔及該等導腳中間部間之間隙。
- 17. 如申請專利範圍第 10 項之製法,其於進行封膠及模壓作業之步驟實施前,在該導線架第一表面上不會影響該

等銲線佈局之位置處黏貼第二膠帶以覆蓋該等內導腳間之間隔及該等導腳中間部間之間隙,同時黏貼如申請專利範圍第16項定義之第一膠帶於其規範位置處。


18.如申請專利範圍第 10 項之製法,其中,該等膠帶係為絕緣膠帶。




第 1B 圖




第 1C 圖




1/2



第 2 圖



第 3 圖



第 4 圖